

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03107228 A

(43) Date of publication of application: 07 . 05 . 91

(51) Int. CI

H04J 13/00 H04K 1/04

(21) Application number: 01245941

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 20 . 09 . 89

(72) Inventor:

WATANABE EIJI


(54) SPREAD CODE TRACING CIRCUIT

(57) Abstract:


PURPOSE: To eliminate the need for a tracing spread code generator and to obtain a circuit with stable operation by using a correlation output of a digital matched filter in a spread code acquisition to trace a code.

CONSTITUTION: A correlation output of a digital matched filter 9 is latched by latches 17a, 17b. The timing control of the latches is implemented by a circulation integration, a maximum value discriminator 10, a 1/2 clock delay device 13, a 1 clock delay device 16, and a spread code of input PN-BPSK demodulation input and a correlation value having a -1/2 clock phase difference is latched in the latch 17a and a correlation value having a +1/2 clock phase difference is latched in the latch 17b. Outputs of the latches 17a, 17b are added by an adder 15 to control a clock VCXO 11 via a loop filter 14 and a D/A converter 12. Thus, the tracing spread code generator is not required and a circuit with stable operation is obtained.

COPYRIGHT: (C)1991, JPO& Japio



⑩日本国特許庁(JP)



@公開特許公報(A)

平3-107228

Mint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)5月7日

H 04 J 13/00 H 04 K 1/04

6914-5K 6914-5K Α

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

拡散符号追尾回路

頭 平1-245941 20特

頭 平1(1989)9月20日 @出

渡 辺 @発 明 者

栄 司

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信機製作所内

三菱電機株式会社 の出 願 人

東京都千代田区丸の内2丁目2番3号

弁理士 早瀬 憲一 四代 理 人

1. 発明の名称

拡散符号追尾回路

2. 特許請求の範囲

(1) スペクトル拡散過信復調器の、ディジタル マッチドフィルタを具備する拡散符号措促回路に より補促された入力信号の拡散符号の位相を追尾 する拡散符号追尾国路において、

上記補提問路による位相推提完了後に、上記デ ィジタルマッチドフィルタにより得られる、入力 宿号の拡散符号と位相が±1/2チップずれた相 関連出力を用いて位相誤差信号を求め、族誤差信 号に基づいて入力信号の拡散符号の位相追尾を行 うことを特徴とする拡散符号追尾国路。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、スペクトル拡散通信復用器におい て、補足された拡散符号の位相の追尾を行なう拡 散符号追尾国路に関し、特に国路構成が留単で、 安定して動作する拡散符号追尾顧路に関するもの である.

(従来の技術)

第3回は従来の拡散符号遺尾回路を説明するた めのブロック図であり、図において、1は入力P N-BPSK (Paced Noise Binary Phase Sift Keying) 変調依号、2はパンドパスフィルタ、3 はハイブリッド、4a~4dはミキサ、5は90° 移相器、6はローカル発振器、7a,7bはロー パスフィルタ、8a,8bはコンパレータ、9は ディジタルマッチドフィルタ、10は上記ディジ タルマッチドフィルタ9の相関値出力を巡回積分 し、相関値の最大値を検出する巡回積分。最大値 判定器、11はクロック用の電圧制御水品発振器 (V.C.X.O.)、13は1/2クロック遅延器、1 4′ はループフィルタ、15は加算器、16は1 クロック遅延器、19は2分周器、20は拡散符 号発生器である。

次に動作について説明する。入力PN-BPS K 変調信号 1 はパンドパスフィルタ 2 により 帯域 制限され、ハイブリッド3で分配される。分配さ



れた信号はローカル発信器6の出力と、それを9 0°移相器5によって90°移相したそれぞれの 出力とミキサ4m,4bにより掛け合わされ、ロ ーパスフィルタ7a.7bを通り、次にコンパレ ータ8a.8bで便料定される。便料定された2 つのデータは、ディジタルマッチドフィルタ9に 入力され基準の拡散符号との相関値の2乗和を求 める。 上記 2 桑和を温虹加算及び最大値判定器 1 0 で巡回加算し、相関値の2乗和の景大値を料定 し、拡散符号発生器20にロードパルスを出力す る。拡散符号発生器20の出力から1/2クロッ ク選延器13、1クロック選延器16により入力 PN-BPSK変調信号の拡散符号と+1/2ク ロック。-1/2クロック位相のずれた拡散符号 を発生させ、この位相がずれた拡散符号を、上記 ハイブリッド3で分配された信号にミキサ4c. 4 d を用いて掛け合わせ、加算器 1 5 で加え合わ せる.

第4回は拡散符号の位相差と相関値、誤差値の 関係を示す図であり、図において、①は拡散符号 の位相差が0の時の相関を、②は拡散符号の位相をかー1/2クロックの時の相関値、③は拡散符号の位相をが+1/2クロックの時の相関値、④は相関値③一相関値②の結果である。加算器15、の出力はループフィルタ14°でフィルタリングされ、クロック発生用VCXO11を制御し、拡散符号発生器20の位相を入力PN-BPSK変調信号1の拡散符号の位相に合わせる。

(発明が解決しようとする課題)

従来の拡散符号追尾四路は以上のように構成されているので、追尾用に拡散符号発生器が必要でありコスト高になるという問題点があり、また、 拡散符号の位相誤差信号をアナログで検出しているため、四路の調整に手間がかかり、動作も不安 定であるという問題点があった。

この発明は上記のような問題点を解消するため になされたもので、遠尾用の拡散符号発生器が不 要で、動作が安定な拡散符号道尾四路を得ること を目的とする。

【課題を解決するための手段】

この発明に係る鉱散符号追尾国路は、鉱散符号 増設国路のディジタルマッチドフィルタの相関値 出力を用いて符号の追尾を行うようにしたもので ある。

(作用)

この発明においては、ディジタルマッチドフィルタの相関値出力から拡散符号の位相誤差信号を求める構成としたから、追尾用の拡散符号発生器を不要にでき、かつ動作を安定なものにできる。 (実体刷)

以下、この発明の一実施例を図について説明す 2

第1関は本発明の一実施例による拡散符号追尾 四路の構成を示すプロック図であり、図において、 14はディジタルのループフィルタ、12はルー プフィルタ14のディジタル出力をアナログ電圧 に変換するディジタル・アナログ変換器 (D/A) である。17a。17bはディジタルマッチドフィルタ9の出力する、入力信号の拡散符号と±1 /2クロック位相差をもつ相関値をラッチするラ ッチである。

ディジタルマッチドフィルタ g の相関値出力は、ラッチ 1 7 a。 1 7 b でラッチされる。 ラッチのタイミング 創得は、返開積分。 最大値判定器 1 0、1/2 クロック選延器 1 3、1 クロック選延器 1 6によってなされ、ラッチ 1 7 a には、入力 P N - B P S K 変調入力の拡散符号とー1/2 クロック位相差をもつ相関値が、ラッチ 1 7 b には + 1/2 クロック位相差をもつ相関値がラッチされる。

次に2つのラッチ17 a. 17 bの出力を加算 器15で加え合わせ、ディジタルのループフィル タ14でフィルタリングして、ディジタル・アナ ログ変換器12でアナログのデータに変換し、ク ロック用VCX011を制御する。

このように本実施例では、位相誤差信号をディジタルマッチドフィルタの出力する相関値より求める構成としたから、拡散符号発生器を不要とでき、装置を安価にすることができるとともに安定した符号追尾がを行なうことができる。

なお、上記実施例ではコンパレータ8a.8b

特型平3-107228(3)

の役判定出力からディジタルマッチドフィルタ 9 で相関値を求めたが、第 2 図に示すように、コンパレータの代わりに、ディジタル・アナログ変換器 1 8 a. 1 8 bを用いることにより、飲判定出力からディジタルマッチドフィルタ 9 で相関値を力からディジタルマッチドフィルタ 9 で相関値を対してもよい。このようなディジタル・アナログ変換器を用いた場合、さらに相関値が向上する。外部下渉に強く値競性が向上するという効果がある

(発明の効果)

以上のように、この発明によればディジタルマッチドフィルタを具備する拡散符号循提回路により補提された拡散符号の位相を追尾する拡散符号を選尾回路において、拡散符号の位相誤差信号をディジタルマッチドフィルタの相関値出力から求める構成としたから、回路を小型化でき、また安定に動作するものが得られる効果がある。

4. 図面の簡単な説明

第1図はこの発明の一実施例による拡散符号追 尾回路を示すブロック図、第2図はこの発明の他 の実施例を示すブロック 第3 題は従来の拡散符号追尾国路を示すブロック図、第4 図は拡散符号の位相差と相関値。及び誤差値との関係を示す図である。

1 一入力PN-BPSK変調信号、2 … パンドパスフィルタ、3 …ハイブリッド、4 a ~ d … ミキサ、5 … 9 0 * 移相器、6 … ローカル発掘器、7 a, 7 b … ローパスフィルタ、8 a, 8 b … コンパレータ、9 … ディジタルマッチドフィルタ、10 … 週間積分・最大値判定器、11 … クロック 関VCXO、12 … ディジタル・アナログ変換器、13 … 1 / 2 クロック選延器、14 …ループフィルタ、15 … 加算器、16 … 1 クロック遅延器、17 a, 17 b は相関値のラッチ、19 … 2 分周器、20 …拡散符号発生器。

なお図中同一符号は同一又は相当部分を示す。

代理人 早瀬 憲一

